SRAM (CACHE) -추후정리

• ARM의 Cache 정보 

     ARM System Developer's Guide의 Ch12에 기술이 잘 되어있다.
     다만, Coretex부분이 제외되어서, 이부분은 다른문서를 참조해야한다.
     캐시정책과 동작방식은 참조가능

     아래의 사이트는 이 부분을 간단히 정리한것 같다.
  http://egloos.zum.com/recipes/v/5170809
     
     책-임베디드 스케치, 레시피에 기본내용이 있기에, 이부분을 참고.
  http://creaplz.tistory.com/52

  http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0388f/Caccifbd.html

  http://egloos.zum.com/recipes/v/5170809

  https://en.wikipedia.org/wiki/CPU_cache


  https://en.wikipedia.org/wiki/Translation_lookaside_buffer


  http://egloos.zum.com/recipes/v/5271140

  http://elinux.org/Boot_Time

  http://www.slideshare.net/kanru/android-boot-time-optimization

  http://egloos.zum.com/recipes/v/4980549

SRAM 기본구성

1. SRAM의 기본구성

SRAM (Static Random Access Memory)인 경우에는 외부의 전력이 제공하는한 데이터를 지속적으로 유지하며, CPU 내부의 Cache 혹은 비디오메모리에 RAMDAC 등 고가의 메모리로 사용이 된다. 그 이유는 RAM의 처리속도가 빠르며, DRAM과 달리 Refresh를 할 필요가 없기 때문이다.

http://upload.wikimedia.org/wikipedia/commons/thumb/7/77/6t-SRAM-cell.png/300px-6t-SRAM-cell.png

• 기본저장방식  

위의 구성은 SRAM의 one-port ram design으로 총 6개의 TR로 구성로 구성된다.
Inverter-1  M1, M2
Inverter-2  M3, M4
Vdd가 있는동안 이 두 Inverter 두개의 양쪽으로 꼬리를 물리며, 1 bit 데이터를 저장한다.



WRITE
M5, M6,는 일종의 Controler TR로
WL(Word Line) Enable이 되면, BL, BL: 중 둘중하나가 enable되어서,
하나가 데이터 정보를 변경을 하고 WL Disable 되면 BL의 데이터 정보를 표시한다.

READ

하지만, 이것은 하나의 정보를 읽거나 쓸경우 동시에 접근이 불가능하므로, 멀티포트 RAM 디자인이 필요하다.

   https://ko.wikipedia.org/wiki/%EC%A0%95%EC%A0%81_%EB%9E%A8

• 기본구성 (1bit 저장)

    NOT소자(Inverter) 를  두개를 사용한 플립플롭으로 1 bit의 데이타를 저장한다.
   https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD

• SRAM이 저장하는 방법 

   https://kldp.org/node/110670

• SRAM 의 저장방식

   http://blog.daum.net/_blog/BlogTypeView.do?blogid=0Uhuh&articleno=6580&categoryId=21&regdt=20120630111200