Jeonghun (James) Lee: SRAM 기본구성

11/18/2013

SRAM 기본구성

1. SRAM의 기본구성

SRAM (Static Random Access Memory)인 경우에는 외부의 전력이 제공하는한 데이터를 지속적으로 유지하며, CPU 내부의 Cache 혹은 비디오메모리에 RAMDAC 등 고가의 메모리로 사용이 된다. 그 이유는 RAM의 처리속도가 빠르며, DRAM과 달리 Refresh를 할 필요가 없기 때문이다.

http://upload.wikimedia.org/wikipedia/commons/thumb/7/77/6t-SRAM-cell.png/300px-6t-SRAM-cell.png

기본저장방식

위의 구성은 SRAM의 one-port ram design으로 총 6개의 TR로 구성로 구성된다.
Inverter-1 M1, M2
Inverter-2 M3, M4
Vdd가 있는동안 이 두 Inverter 두개의 양쪽으로 꼬리를 물리며, 1 bit 데이터를 저장한다.

WRITE
M5, M6,는 일종의 Controler TR로
WL(Word Line) Enable이 되면, BL, BL: 중 둘중하나가 enable되어서,
하나가 데이터 정보를 변경을 하고 WL Disable 되면 BL의 데이터 정보를 표시한다.

READ

하지만, 이것은 하나의 정보를 읽거나 쓸경우 동시에 접근이 불가능하므로, 멀티포트 RAM 디자인이 필요하다.

https://ko.wikipedia.org/wiki/%EC%A0%95%EC%A0%81_%EB%9E%A8