TTL vs CMOS Gate

1. 기본지식

http://de.wikipedia.org/wiki/Bipolartransistor

           

         




1. TTL

http://www.electronics-tutorials.ws/logic/logic_1.html
http://ibiblio.org/kuphaldt/electricCircuits/Digital/DIGI_3.html#xtocid653312

1.1 Push-pull (Totem pole)

http://en.wikipedia.org/wiki/Transistor%E2%80%93transistor_logic

TTL NAND Gate Logic

위의 기본으로 이해하기위해서, multiple emitter transistor 이해를 해야 가능하다.

    V1 이 Mulitple emitter TR  : 기본적인 NAND GATE로 동작

•     V2의 TR , ON 될 경우, V4의 TR이 동작되어 GR 연결  U3 == 0 
•     V2의 TR , OFF될 경우 V4의 TR이 동작되지 않아       U3 == 1 

전류의 흐름 파악하기
   
    현재 저항이 병렬로 연결이 되어 있으며, 저항에 걸린 전류들을 계산해보자.
    I = V/R 로 각각 계산을 해보면,

•  I1 = 5V/4K   =  1.25mA (R1)
•  I2 = 5V/1.6K =  3.125mA (R2)
•  I3 = 5V/130  =  38.46 mA (R3)

U1,  U2           U3

0      0            1
1      0            1
0      1            1
1      1            0

http://www.allaboutcircuits.com/vol_4/chpt_3/5.html   (TTL NAND)
http://www.allaboutcircuits.com/vol_4/chpt_3/6.html   (TTL NOR)

http://ko.wikipedia.org/wiki/%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0
http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/nand2.html

1.2 Open Collector

http://en.wikipedia.org/wiki/Open_collector

1.3 3 state(tri state) TTL

Hiz 지원


2. CMOS

1.1 nand gate


http://www.allaboutcircuits.com/vol_4/chpt_3/7.html (CMOS NAND NOR)

1.2 open drain




3. 기본용어


http://www.allaboutcircuits.com/vol_4/chpt_3/8.html  (3 state )

Fan in, out


Threshold level , hysteresis 135 pages
http://m.blog.naver.com/paval777/178631947


http://blog.daum.net/danuplus/57
http://egloos.zum.com/recipes/v/4968668